OR, AND cmos 설계

앞 포스팅에서 NOT, NOR, NAND 설계에 대해 확인하였다. 

 

이를 기반으로 OR과 AND 회로도 확인해보자. 

 

1. OR GATE 

 

 

2. AND GATE 

 

 

 

 

즉 NOR과 NAND에 NOT를 연결하여 OR과 AND를 설계하는 것을 확인할 수 있다. 

여기서는 2 INPUT에 대한 회로를 나타내었지만 INPUT의 개수를 늘려도 마찬가지로 병렬, 혹은 직렬로 연결하면 된다. 입력을 늘릴수록 딜레이도 발생하고 Cap도 고려해야 하지만 그건 VLSI에서 다루도록 하고 여기서는 간단하게 gate를 어떻게 구성하는지만 살펴보자.